- (19) Japan Patent Office (JP)
- (12) Patent Application Publication (A)
- (11) Patent Application Publication No. H6-177155
- (43) Date of Publication: June 24, H6 (1994)
- 5 (51) Int.Cl.⁵ Identification Code JPO file number FI Indication of Technology H01L 21/336

29/784

21/20 9171-4M 21/324 Z 8617-4M

10 9056-4M H01L 29/78 311Y

Request for Examination: not requested

The Number of claims: 8 (7 pages in total)

(21) Application Number: Patent Application No. H4-351438

(22) Date of Application: December 8, H4 (1992)

15 (71) Applicant: 000002185

Sony Corporation

6-7-35, Kita-Shinagawa, Shinagawa-ku, Tokyo

(72) Inventor: Hironori TSUKAMOTO

c/o Sony Corporation

6-7-35, Kita-Shinagawa, Shinagawa-ku, Tokyo

(74) Agent: Patent Attorney, Takahisa YAMAMOTO

(54) [Title of the Invention]

FORMATION METHOD OF SEMICONDUCTOR THIN FILM AND MANUFACTURING METHOD OF MOS TYPE TRANSISTOR

(57) [Abstract]

[Object]

20

25

To provide a formation method of a semiconductor thin film from which hydrogen is not detached even by heat treatment such as activating annealing of

30 source-drain regions and a manufacturing method of a MOS-type transistor.

[Structure]

A formation method of a semiconductor thin film includes the steps of (i) forming a semiconductor thin film 12 for forming a channel region and source-drain regions of a transistor on an insulating substrate 10, and (ro) subjecting this semiconductor thin film 12 to heat treatment in a gas composed of nitrogen and hydrogen. One mode of a manufacturing method of a MOS-type transistor includes steps of (i) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate, (ro) subjecting this semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen, and (ha) forming the channel region and the source-drain regions in this semiconductor thin film.

[Scope of Claims]

10

15

[claim 1]

A formation method of a semiconductor thin film, comprising the steps of:

 (i) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate; and

(ro) subjecting this semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen.

[claim 2]

The formation method of a semiconductor thin film, according to claim 1, 20 wherein the gas is NH₁.

[claim 3]

The formation method of a semiconductor thin film, according to claim 1 or claim 2_q wherein the semiconductor thin film formed on the insulating substrate is made to have a predetermined shape after the step (i) and before the step (ro).

25 [claim 4]

30

The formation method of a semiconductor thin film transistor, according to claim 3, wherein an oxide film or an interlayer insulating layer is formed on the insulating substrate before the step (i), and the oxide film or the interlayer insulating layer is subjected to pre-heat-treatment in a gas composed of nitrogen and hydrogen. [claim 5]

A manufacturing method of a MOS-type transistor, comprising the steps of:

- (i) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate;
- (ro) subjecting the semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen; and
- 5 (ha) forming the channel region and the source-drain regions in the semiconductor thin film.

[claim 6]

A manufacturing method of a MOS-type transistor, comprising the steps of:

- forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate;
 - (ro) forming the channel region and the source-drain regions in the semiconductor thin film; and
 - · (ha) subjecting the semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen.

[claim 7]

15

The manufacturing method of a MOS-type transistor, according to claim 5 or claim 6, wherein the gas is NH_3 .

[claim 8]

The manufacturing method of a MOS-type transistor, according to claim 5, 20 claim 6, or claim 7, wherein the semiconductor thin film formed on the insulating substrate is made to have a predetermined shape after the step (i) and before the step (ro).

[Detailed Description of the Invention]

[0001] ·

25 [Field of Industrial Application]

The present invention relates to a formation method of a semiconductor thin film and a manufacturing method of a MOS-type transistor. Such a MOS-type transistor can be used as a pixel driving element or a peripheral element of a liquid crystal display device, or a load element of a load-element-type static random access

30 memory (SRAM).

[0002]

[Conventional Art]

A stacked-type SRAM in which a thin film transistor (hereinafter, abbreviated to a TFT) using a thin film formed from polycrystalline silicon or amorphous silicon (hereinafter, also simply referred to as a semiconductor thin film) is used for a load element has been proposed. In addition, a TFT is used for a pixel driving element or a peripheral element of a liquid crystal display device. Generally, a polycrystalline silicon thin film is used for a TFT to which high performance in an on-current characteristic, a subdureshold characteristic, an on/off current ratio, or the like is required.

Incidentally, dangling bonds of silicon atoms exist in a semiconductor thin film at a higher density than in a single crystal silicon film and these cause leakage current at the time when a TFT is off and also cause reduction in an operation speed at that time when the TFT is on. Accordingly, reduction in the density of dangling bonds of silicon atoms is an important object in order to improve characteristics of a TFT.

[0004]

Generally, treatment called hydrogenation is performed in order to reduce dangling bonds of silicon atoms in a semiconductor thin film. This hydrogenation treatment is treatment by which hydrogen is combined with a dangling bond of a silicon atom by hydrogen doping. In particular, while a silicon-based gas including hydrogen (for example, SiH4, SiH4, or the like) is decomposed in plasma and a thin film formed from polycrystalline silicon or amorphous silicon is deposited, hydrogen is introduced into the thin film.

[0005]

[0003]

15

25

30

[Problem to be solved by the Invention]

A hydrogen atom introduced into the semiconductor thin film is easily detected from a silicon atom even by annealing at a low temperature of approximately 400 °C. Therefore, the hydrogen atom combined with the dangling bond of the silicon atom is easily detached from the silicon atom in a variety of heat treatments performed after the hydrogenation treatment, for example, in an activating annealing of source-drain regions, by which resistance of source-drain regions is reduced to improve current driving capability. As a result, there is a problem in that characteristics of the TFT are greatly reduced.

[0006]

10

15

20

25

In order to counter the problem, a method can be considered in which time for the activating annealing of the source-drain regions is shortened so that the amount of hydrogen to be detached is reduced; however, since diffusion rate of flydrogen in silicon is high, it is difficult to reduce the amount of hydrogen to be detached and reduction in the characteristics of the TFT cannot be effectively suppressed.

In addition, a method can be considered in which a silicon nitride film which suppresses diffusion of hydrogen is formed on a surface of the semiconductor thin film to prevent detachment of hydrogen; however, there is a problem in that in the case where an exposed semiconductor thin film region that is a surface of the semiconductor thin film on which the silicon nitride film is not formed exists, hydrogen is detached through the region.

Therefore, a first object of the present invention is to provide a formation method of a semiconductor thin film from which hydrogen is not detached even by heat treatment such as activating annealing of source-drain regions. [00009]

In addition, a second object of the present invention is to provide a manufacturing method of a MOS-type transistor, including the formation method of a semiconductor thin film from which hydrogen is not detached even by heat treatment such as activating annealing of source-drain regions.

[0010]

180001

[Means for Solving the Problem]

In order to achieve the above first object, the formation method of a semiconductor thin film of the present invention includes the steps of (i) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate; and (ro) subjecting this semiconductor thin film to heat treatment in a gas composed of mitrogen and hydrogen.

30 [0011]

The semiconductor thin film is formed from polycrystalline silicon or amorphous silicon. The heat treatment is preferably performed in a condition of $480 \sim 1050$ °C for $5 \sim 10$ seconds.

5 In the formation method of a semiconductor thin film of the present invention, the gas is preferably NH₃ or ammonia vapor. In addition, after the step (i) and before the step (ro), a step in which the semiconductor thin film formed on the insulating substrate is patterned to have a predetermined shape can be included. Further, before the step (i), a step in which an oxide film or an interlayer insulating layer is formed on to the insulating substrate and the oxide film or the interlayer insulating layer is subjected to pre-heal-treatment in a gas composed of nitrogen and hydrogen can be included. [0013]

In order to achieve the above second object, a first mode of the manufacturing method of a MOS-type transistor of the present invention includes the steps of (i) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate, (ro) subjecting this semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen, and (ha) forming the channel region and the source-drain regions in the semiconductor thin film. 160141

20 In addition, in order to achieve the above second object, a second mode of the manufacturing method of a MOS-type transistor of the present invention includes the steps of (5) forming a semiconductor thin film for forming a channel region and source-drain regions of a transistor on an insulating substrate, (ro) forming the channel region and the source-drain regions in the semiconductor thin film, and (ha) subjecting this semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen.

[0015]

30

[0012]

15

In the first or second mode of the manufacturing method of a MOS-type transistor of the present invention, the gas is preferably NH₅. In addition, after the step (i) and before the step (ro), a step in which the semiconductor thin film formed on the insulating substrate is patterned to have a predetermined shape can be included. [0016]

The semiconductor thin film is formed from polycrystalline silicon or amorphous silicon. The heat treatment is preferably performed in a condition of $480 \sim 1050$ °C for $5 \sim 10$ seconds.

[0017]

As a MOS-type transistor, a pixel driving element or a peripheral element of a liquid crystal display device, a load-element-type SRAM, or a so-called MOS transistor can be exemplified.

[0018]

10 [Action]

15

20

25

30

The reasons why hydrogen is detached from the semiconductor thin film when activating annealing or the like is performed on the semiconductor thin film including hydrogen are that hydrogen in the silicon has a large diffusion coefficient even at a low temperature and that a hydrogen concentration in an atmosphere in the activating annealing is lower than a hydrogen concentration in the silicon.

On the other hand, it is known that the hydrogen in silicon nitride has a smaller diffusion coefficient than hydrogen in silicon.

[0020]

[0019]

In the formation method of the semiconductor thin film or the manufacturing method of a MOS-type transistor of the present invention, the semiconductor thin film is subjected to heat treatment in a gas composed of nitrogen and hydrogen. As a result, a nitride film is formed on a surface of the semiconductor thin film and further, hydrogen is supplied from the gas used in the treatment to the semiconductor thin film. Moreover, a hydrogen concentration in an atmosphere at the time of the heat treatment is higher than the hydrogen concentration in the silicon. Accordingly, detachment of hydrogen from the semiconductor thin film can be suppressed quite effectively.

[0021] [Embodiment]

Hereinafter, the present invention is described on the basis of embodiments with reference to the drawings. Note that the drawings are typical part-cross-sectional views for describing the formation method of a semiconductor thin film and the manufacturing method of a MOS-type transistor.

[0022]

(Embodiment-1)

5 Embodiment-1 describes an example in which first modes of the formation method of a semiconductor thin film and the manufacturing method of a MOS-type transistor of the present invention are applied to manufacturing of a top-gate-type p-channel thin film transistor. Embodiment-1 is described below with reference to FIGS 1

[0023]

10

15

20

[Step-100]

First, a semiconductor thin film 12 with a thickness of approximately 40 nm formed from amorphous silicon or polycrystalline silicon is deposited by a conventional CVD method on the entire surface of an insulating substrate 10 formed from quartz (see Fig. 1 (A)). Note that in this semiconductor thin film 12, a channel region and source-drain regions are formed in a later step.

[0024]

[Step-110]

The semiconductor thin film 12 is patterned by photolithography technique and vapor phase etching technique to have a predetermined shape (see FIG. 1(B)).

[0025] ·

[Step-120]

Next, the semiconductor thin film 12 is subjected to heat treatment in a gas composed of nitrogen and hydrogen (for example an NH₃ gas). The conditions of the 25. heat treatment can be set as follows:

NH3 flow rate: 1 liter ~ 3 liters / minute;

temperature: 480 °C ~ 1050 °C; and

time: 10 seconds.

Through this treatment, a silicon nitride film 14 is formed on the surface including a

30 side surface of the semiconductor thin film 12 (see FIG. 1(C). In this step, hydrogen is

included in the semiconductor thin film 12. In other words, so-called hydrogen doping

is performed and therefore a dangling bond of silicon in the semiconductor thin film is combined with hydrogen. Moreover, since the silicon nitride film 14 is formed, detachment of a hydrogen atom from a silicon atom can be effectively suppressed when activating annealing is performed in a later step. In addition, since the silicon nitride film 14 is formed on the side surface of the semiconductor thin film 12, detachment of hydrogen from the side surface of the semiconductor thin film 12 can be effectively suppressed when the activating annealing is performed in the later step.

[0026] [Step-130]

10

15

20

25

After that, a gate oxide film 16 formed from SiO₂ with a thickness of 30 am is deposited on the semiconductor thin film 12, and further, an amorphous silicon layer or a polycrystalline silicon layer is deposited to a thickness of 100 nm on the gate oxide film 16. By a photolithography method or a vapor phase etching method, the amorphous silicon layer or the polycrystalline silicon layer is patterned to form a gate electrod is 8 fee FiG. 1 (DI).

```
[0027]
[Step140]
```

Then, ion implantation is performed using a resist mask, whereby source-drain regions 20 are formed in the semiconductor thin film 12. The conditions of the ion implantation can be set as follows:

```
ion species: B ion;
implantation energy: 10 keV; and
dosage: 3×10<sup>13</sup>/cm<sup>2</sup>,
or ...
ion species: BF<sub>2</sub> ion;
implantation energy: 35 keV; and
```

dosage: 3×1015/cm2.

Through this implantation, a channel region is formed. [0028]

30 [Step-150]

Next, activating annealing of the source-drain regions 20 is performed using, for example, an electric furnace. The conditions of the activating annealing can be set, for example, to:

a temperature: 900 °C; and

time: 20 minutes.

Alternatively, activating annealing of approximately 1100 °C \times 10 seconds by an RTA (rapid thermal annealing) method can be employed.

[0029]

Since the silicon nitride film 14 is formed on the surface including the side 10 surface of the semiconductor thin film 12, detachment of hydrogen from the semiconductor thin film 12 by the activating annealing can be effectively suppressed. [0030]

[Step-160]

After that, as an interlayer insulating layer 22, a Si₃N₄ layer and a PSG layer

15 are formed to thicknesses of 100 mm and 150 mm to 200 mm, respectively on the entire
surface. An opening portion is formed in the interlayer insulating layer 22 by an RIE

method. A metal wiring material is formed on the opening portion and the interlayer
insulating layer 22 by a sputtering method. Then, the metal wiring material is
patterned to form a wiring layer 24 (see FIG. 1(E)). In this manner, a MOS-type
transistor formed of a top-gate-type thin film p-channel transistor is completed. Note
that in FIG. 1(E), the silicon nitride film 14's not illustrated.

[0031]

(Embodiment-2)

Embodiment-2 describes an example in which second modes of the formation method of a semiconductor thin film and the manufacturing method of a MOS-type transistor of the present invention are applied to manufacturing of a bottom-gate-type p-channel thin film transistor. Embodiment-2 is described below with reference to FIG. 2 and FIG. 3.

[0032]

30 [Step-200]

25

A semiconductor thin film is formed on an insulating substrate 10. For this, first, an amorphous silicon layer or a polycrystalline silicon layer is deposited, on the basis of a conventional method, to a thickness of 100 nm on the insulating substrate 10 formed from quartz, and a gate electrode 18 is formed by photolithography technique 5 and vapor phase etching technique. Next, a gate oxide film 16 formed from SiO₂ is deposited to a thickness of 30 nm on the entire surface by a general method. In this manner, a structure illustrated in a typical part-cross-sectional view of FIG. 2(A) can be obtained.

[0033] -

10 [Step-210]

Next, the gate oxide film 16 (an oxide film) is subjected to pre-heat-treatment in a gas composed of nitrogen and hydrogen (for example, an NH₃ gas) (see FIG. 2(B)). The conditions of the pre-heat-treatment can be set as follows:

NH₃ flow rate: 1 liter ~ 3 liters/minute; temperature: 480 °C ~ 1050 °C; and

time: 10 seconds.

semiconductor thin film 12 in a later step.

Through this treatment, a silicon nitride film 14A is formed on a surface of the oxide film, and detachment of hydrogen through the oxide film can be effectively suppressed when the semiconductor thin film is subjected to heat treatment in a later step.

20 [0034]

15

25

[Step-220]

Next, a semiconductor thin film 12 formed from amorphous silicon or polycrystalline silicon is deposited on the entire surface by a conventional CVD method (see FIG. 2(C)). For example, the thickness of the semiconductor thin film 12 is set to 40 mm. Note that a channel region and source-drain regions are formed in this

[0035]

[Step-230]

The semiconductor thin film 12 is patterned by photolithography technique and
vapor phase etching technique to have a predetermined shape (see FIG. 2(D)).

[0036]

Then, ion implantation is performed using a resist mask, whereby source-drain regions 20 are formed in the semiconductor thin film 12 and the channel region is formed. The conditions of the ion implantation can be the same as those of Embodiment-1.

5 [0037]

10

15

20

30

[Step-250]

Next, the semiconductor thin film 12 is subjected to heat treatment in a gas composed of nitrogen and hydrogen (for example an NH₃ gas). The conditions of the heat treatment can be set as follows. Note that this heat treatment also serves as activating annealing of the source-drain regions.

NH₃ flow rate: 1 liter ~ 3 liters / minute; temperature: 480 °C ~ 1050 °C; and

time: 10 seconds

Through this treatment, a silicon nitride film 14 is formed on the surface including a side surface of the semiconductor thin film 12 (see FIG. 3(A)). In this step, hydrogen is included in the semiconductor thin film 12. In other words, so-called hydrogen doping is performed and therefore a dangling bond of silicon in the semiconductor thin film is combined with hydrogen. Moreover, since the silicon nitride film 14 is formed, detachment of a hydrogen atom from a silicon atom can be effectively suppressed in this heat treatment that also serves as the activating annealing of the source-drain regions. 100381

In addition, since the silicon nitride film 14 is formed on the side surface of the semiconductor thin film 12, detachment of hydrogen from the side surface of the semiconductor thin film 12 by this heat treatment can be effectively suppressed.

25 [0039]

[Step-260]

After that, an interlayer insulating layer 22 is formed and further a wiring layer 24 is formed (see FiG. 3(B)). In this manner, a MOS-type transistor formed of a top-gate-type thin film p-channel transistor is completed. Note that in FiG. 3(B), the silicon nitride films 14 and 14A is not illustrated.

[0040]

As described above, the present invention is described on the basis of the preferred embodiments, however, the present invention is not limited to these embodiments. A variety of numeric values, conditions, structures of a transistor, and the like which are described in above embodiments are examples and can be changed as appropriate. Although the above embodiments are described using the insulating substrate formed of quartz as an example, a combination of a silicon substrate and an oxide film formed from SiO₂, a glass substrate, or an insulating base material formed in such a manner that elements such as a transistor and a capacitor are formed on a silicon substrate and then an interlayer insulating layer of Si₂N₆, SiO₂, PSG, or the like is formed therover can be used.

[0041]

10

15

20

For example, in Embodiment-1, the semiconductor thin film 12 is formed on the insulating substrate 10. However, in some cases, a SiN film can be formed on the insulating substrate by a plasma CVD method or the like and the semiconductor thin film 12 can be formed thercover. Alternatively, in the case where the insulating substrate is formed of an oxide film or an interlayer insulating layer, the pre-heat-treatment described in Embodiment-2 is preferably performed on the oxide film or the interlayer insulating layer. [0042]

Further, for example in Embodiment-2, the pre-beat-treatment is performed on the oxide film of the insulating substrate; instead, a SiN film may be formed on a surface of the oxide film or the like by a plasma CVD method or the like. [0043]

In addition, in Embodiment-1 and Embodiment-2, the semiconductor thin film 25 is formed by depositing amorphous silicon or polycrystalline silicon. Alternatively, the semiconductor thin film formed of polycrystalline silicon can be formed in such a manner that the amorphous silicon layer is deposited on the insulating substrate and then a crystal grain is grown by a solid-phase growth method in which heat treatment is performed at a temperature of 550 ~ 800 °C for 0.5 ~ 20 hours.

30 [0044]

Instead of formation of the amorphous silicon layer, the polycrystalline silicon layer is formed on the entire surface by a CVD method or the like, and then the

nolycrystalline silicon layer is changed to the amorphous silicon layer by implantation of Si ions into the polycrystalline silicon layer, so that the amorphous silicon layer is formed on the entire surface. Then, a crystal grain is grown from the amorphous silicon layer by the above-described solid-phase growth method, so that the semiconductor thin film formed from polycrystalline silicon can be formed. In this case, as the conditions of the ion implantation, the following conditions can be exemplified:

· implantation energy: 40 keV; dosage: 1×1013/cm2; and ion species: Si.

[0045]

10

25

30

In addition, it is possible that a nucleus which is to be a seed of growth of the crystal grain is formed in the amorphous silicon layer and the crystal grain is grown form the seed by a solid-phase growth method. For example, as illustrated in FIG. 15 4(A), after a polycrystalline silicon layer 30 is formed, silicon ions are implanted with a low dosage and then a resist mask 32 is formed on the polycrystalline silicon layer 30. Then, as illustrated in FIG. 4(B), ion implantation with a high dosage is performed on the polycrystalline silicon layer which is not covered with the resist mask 32. Accordingly, the polycrystalline silicon layer which is not covered with the resist mask 2.0 is made amorphous (see FIG. 4(C)). This region is denoted by 34 in FIG. 4(C). Then, by using the polycrystalline silicon layer 30 which is covered with the resist mask as a nucleus, the semiconductor thin film formed from polycrystalline silicon is formed by a solid-phase growth method. Alternatively, as illustrated in FIG. 5, it is possible that a light-blocking mask 32 is formed on the amorphous silicon layer 30 by a lithography method and the amorphous silicon layer 30 is irradiated with excimer laser light using the light-blocking mask 32, so that a nucleus 36 is formed. [0046]

As a MOS-type transistor, in addition to the top-gate-type or the bottom-gate-type thin film p-channel transistor, a top-gate-type thin film n-channel transistor, a bottom-gate-type thin film n-channel transistor, or the like can be exemplified. In addition, for example, the formation method of a semiconductor thin film of the present invention can also be applied to a so-called XMOS-type transistor in

which gate electrodes are formed above and below a channel region. Then, these transistors can be used for pixel driving elements or peripheral elements of a liquid crystal display device, or load elements of a load-element-type SRAM.

[0047]

10

30

[Effect of the Invention]

According to the formation method of a semiconductor thin film of the present invention, a semiconductor thin film is subjected to heat treatment in a gas composed of nitrogen and hydrogen. Accordingly, hydrogen can be introduced into the semiconductor thin film. In addition, a nitride film can be formed on a surface of the semiconductor thin film. Moreover, since the atmosphere of the heat treatment is rich in hydrogen, detachment of hydrogen from the semiconductor thin film can be suppressed effectively. Further, according to the manufacturing method of a MOS-type transistor of the present invention, a temperature of activating annealing of source-drain regions can be increased and driving speed, a rising characteristic, and a leakage current characteristic of the transistor can be improved. Still further, in the 15 case where a load element of a SRAM is manufactured on the basis of the manufacturing method of the present invention, low consumption current can be achieved. Moreover, an α-ray characteristic is improved and reliability of the element can be increased

[Brief Description of the Drawings] 20

[FIG. 1] are typical part-cross-sectional views of a transistor element for describing steps of Embodiment-1.

[FIG. 2] are typical part-cross-sectional views of a transistor element for describing steps of Embodiment-2.

[FIG. 3] are typical part-cross-sectional views of a transistor element for describing 25 stens of Embodiment-2, subsequent to FIG. 2,

[FIG. 4] are views for describing an example of a formation method of a semiconductor thin film.

[FIG. 5] are views for describing an example of a formation method of a semiconductor thin film, which is different from FIG. 4.

[Explanation of Reference]

10 insulating substrate

English Translation of JPH6-177155

- silicon nitride film
- 14 16 gate oxide film
- gate electrode 18
- source-drain regions 20
 - interlayer insulating layer 22
 - wiring layer 24

Family list 1 application(s) for: JP6177155

FORMATION OF SEMICONDUCTOR THIN FILM AND

FABRICATION OF MOS TRANSISTOR
Inventor: TSUKAMOTO HIRONORI

Applicant: SONY CORP IPC: H01L21/20; H01L21/324; H01L21/336; (+8) Priority Date: 1992-12-08

Publication JP6177155 (A) - 1994-06-24 info:

Data supplied from the espacenet database — Worldwide

FORMATION OF SEMICONDUCTOR THIN FILM AND FABRICATION OF MOS TRANSISTOR

Publication number: JP6177155 (A)

1994-06-24 **Publication date:**

TSUKAMOTO HIRONORI + Inventor(s): SONY CORP +

Applicant(s):

Classification: - international:

H01L 21/20: H01L21/324: H01L21/336: H01L29/78: H01L29/786: H01L21/02; H011 29/86: (IPC1-7): H011 21/336: H01L21/20: H01L21/324: H01L29/784


- European:


Application number: .IP19920351438 19921208 Priority number(s): JP19920351438 19921208

Abstract of JP 6177155 (A)

semiconductor thin film.

PURPOSE: To prevent desorption of hydrogen even when a source-drain region is subjected to heat treatment, e.g. activation annealing. CONSTITUTION: The method of forming a semiconductor thin film comprises a step for forming a semiconductor thin film 12 required for formation of a channel region and a source-drain region of a transistor on an insulating substrate 10, and a step for subjecting the semiconductor thin film 12 to heat treatment in a gas composed of nitrogen and hydrogen. One fabrication mode of MOS transistor. comprises a step for forming a semiconductor thin film required for formation of a channel region and a source-drain region of a transistor on an insulating substrate, a step for subjecting the semiconductor thin film to heat treatment in a gas composed of nitrogen and hydrogen, and a step for forming a channel region and a source-drain region on the





(19)日本国特新庁(JP) (12) 公開特許公報(A)


(11)特許出顧公開番号

特開平6-177155 (43)公開日 平成6年(1994)6月24日

(51)Int.CL ⁵ H 0 1 L 2	1/336	徽別記号	庁内整理番号	F I 技術表示的
29/784 21/20 21/324	1/20		9171-4M Z 8617-4M 9056-4M	H01L 29/78 311 Y 客査請求 未請求 請求項の数8(全 7)
(21)出顧番号		特顯平4-35143	8	(71)出職人 000002185 ソニー株式会社
(22)出顧日		平成4年(1992)	12月8日	東京都島川区北島川 8 丁目 7 番95号 (72)発明者 東本 弘範 東本 弘範 東本 弘惠川区北島川 8 丁目 7 番95号 一株式会社内
	-			(74)代理人 弁理士 山本 孝久

(57) 【要約1

【目的】ソース・ドレイン領域の活性化アニール等の熱 処理においても水南が脱離しない半導体存験の形成方法 及びMOS型トランジスタの作製方法を提供する。 【構成】半導体薄膜の形成方法は、(イ) トランジスタ のチャネル領域及びソース・ドレイン領域を形成するた めの半導体薄膜12を絶縁薬板10上に形成する工程 と、(ロ) この半導体薄膜12を窒素及び水素を成分と セスガス中で鉄机理する工程から成る。MOS型トラン ジスタの作製方法の一態様は、(イ)トランジスタのチ ャネル領域及びソース・ドレイン領域を形成するための 半導体薄膜を絶縁基板上に形成する工程と、(ロ)この 坐道体徴膜を変要及び水薬を成分とするガス中で勢処理 する工程と、(ハ) この半導体薄膜にチャネル領域及び ソース・ドレイン領域を形成する工程から成る。



【特許情求の範囲】

- 【請求項1】(イ)トランジスタのチャネル懐峻及びソ ース・ドレイン領域を形成するための半導体薄膜を絶縁 基板上に形成する工程と、
- 基板上に形成する工程と、 (ロ) 該半導体等膜を窒素及び水薬を成分とするガス中
- で熟処理する工程、 から成ることを特徴とする半導体菩膜の形成方法。
- 【請求項2】前記ガスは、NH,であることを特徴とす
- る請求項1に記載の半導体障膜の形成方法。 【請求項3】前記(イ)の工程の後であって(ロ)の工
- 程の前に、純緑基板上に形成された半導体轉襲を所定の 形状にすることを機能とする請求項1又は請求項2に記 歳の半導体薄酸の形成方池。 [請求項4] 前記(イ)の工程の前に、純緑基板上に載 化傾あるいは層間絶線層を形成し、鼓破化膜あるいは層
- 間絶線層を窒素及び水素を成分とするガス中で予備熱処 理することを特徴とする請求項3に記載の半導体薄膜の 形成方法。
- 【請求項5】(イ)トランジスタのチャネル懐峻及びソ ース・ドレイン領域を形成するための半導体舞順を絶縁 基板上に形成する工程と、
- (ロ) 数半導体常陳を窒素及び水素を成分とするガス中 で勢処理する工料と、
- (ハ) 該半導体薄膜にチャネル領域及びソース・ドレイ ン領線を形成する工程
- から成ることを特徴とするMOS型トランジスタの作製
 - 【請求項6】(イ)トランジスタのチャネル領域及びソ ース・ドレイン領域を形成するための半導体解膜を絶縁 基板上に形成する工程と、
 - (ロ) 数半導体薄膜にチャネル領域及びソース・ドレイン領域を形成する工程と、
 - (ハ)該半導体薄膜を窒素及び水素を成分とするガス中で敷処理する工程。
- から成ることを特徴とするMOS型トランジスタの作製 方法。
- 【請求項7】前記ガスは、NH₃であることを特徴とす る請求項5又は請求項6に記載のMO S型トランジスタ
- [請求項8]前記(イ)の工程の級であって(ロ)の工程の前に、総縁基据上に形成された平再体商課を所定の 形成した。 記録表現上に形成された平再体商課を所定の 請求項7に記載のMOS型トランジスタの作製方法。

【挙明の総細な説明】

[0001]

【産業上の利用分野】木発明は、半導体階級の形成方法 及びMOS型トランジスタの作製方法に関する。かかる MOS型トランジスタは、液品表示核菌の西無理動業子 若しくは周辺素子又は負荷業子型のスタティックランダ ムアクセスメモリ (SRAM) の負債素子として用いる

ことができる。

用いられる。

- 【従来の技術】多結晶シリコンあるいはアモルファス状 シリコンから成る薄膜(以下、単に半導体薄膜ともい
- う) を用いた策略トランジスタ (以下、下下でと略す) を負荷書干に用いた頻響型SRAMが提案されている。 また、下下は、核品表示提撃の国業解験年予あるいは 周辺票子にも使用されている。オン電送特性、サブスレッショールド特性、オンノオフ電流(地下)高性能を要求 される下下においては、連常、多結島シリコン解膜が
- [0 0 3] ところで、半場核変集中には、単結成シリ コン中よりも、シリコン原子の未結合手が高速像に存在 し、それらがドチ下のオフ時におけるり一の電視発生の 原因となり、下F下のオン時における動作速度の低下の 原因ともなっている。従って、下FTの寄性を向上させ るためには、シリコン原子のお結合手術度を低くするこ
- とが重要な整度である。 【0004】半導体薄膜中のシリコン原子の未結合手を 減少させるために、水素化と呼ばれる処理を粛常行う。 この水素化処理は、水素ドーピングによってシリコン原 子の未結合率に水準を結合させる処理である。より具体 がには、水準を含むシリコン系ガス (例えばち) 行。
- 町には、水素を苦むシリコンポカス(肉えは51日。、 Si_H。等)をブラズマ中で分解して多結晶シリコンあ らいはアモルファス状シリコンから成る薄膜を準積させ つつ。かかる薬膜中に水素を導入する。

[0.005]

- 【級別が解決しようとする期間】「単本体業に、消入され 大本業界ではるの ? C 程度の地区 : 一ルインはいても 容易にシリコン原子から服存する。そのため、水を化め、 理知局の各種熱処理。 別えばソース・ドレイン領域の歴 液を低すさせて他実際影像力を向し去せるためのソース・ ドレイン領域の歴化化アニルルにおいて、シリコン原 アルの地域のそれでしている本業年とジョンドアトン ら考察に収穫してしまう。その結果、TFTの特性が等 しく低音できるといりの際部がある。
- [0006] この問題に対対するためにソース・ドレイン領域の話性化アニール時間を伝くして、水素の原態性 を試験させる方法が考えられるが、シリコン中における 水素の拡散速度が早いため、水素の原産量を低減させる ことは医療であり、下FTの特性板下を効果的に発明す ホントが下またが、
- ○この、たない。 「0007] また、水瀬の建設を抑制する変化シリコン 服を沖縄体棄験経施に形成することによって、水溝の配 離を助立する方効も考えられるが、半準体施設を放 位シリコン標が形成されていない露出した半導体再勝領 域が存在している場合、かかる領域を適して水井が影解 するという問題がある。
- 【0008】従って、本発明の第1の目的は、ソース・ ドレイン領域の活性化アニール等の熱処理においても水

案が脱離しない半導体薄膜の形成方法を提供することに ある。

[0009] 更に、本発明の第2の目的は、ソース・ド レイン領域の話性化アニール等の形処理においても水業 が脱離しない半導体解膜の形成方法を含むMOS型トラ ンジスタの作製方法を提供することにある。

[0010]

【級股を解決するための手配】本受別の主導体素観の形成力性は、上記の第1の目的を進成するために、(イ) トランジスタのチャネル側板及びソース・ドレイン領域 を形成するための半導体運搬を強減基底に形成する工 性と、(ロ) ニの半導体運搬を変変表び水来を成分とす るガス中で熱処理する工場、から成る。

【0011】半導体薄膜は、多糖品シリコンあるいは非 結晶シリコンから成る。熱処理は、480~1050° C、5~10秒の条件で行うことが望ましい。

[0012] 本発売の平場体需要の形成力池において は、前配力対は、NLあらいはアンセニア水震及であ ることが好えしい。また、前配(りの正形の変っちっ て (ロ) の正形の側に、接触基板上に耐点された平等体 解験を所定の形状にグターニングする工學を含ませることができる。更に、前記(付) の工形の側に、接触基板 上に呼吐剤あるは環境阻極等を形成し、この物吐薬 るいは海間は接種を営業及び水兼を成分とするガネ中で 予機的投資する工程を含ませることできる。

【0013】本規明のMOS型トランジスタの作製方法 の第1の整備は、上変の第2の目的を遺伝すたために、 (4)トランジスタのテキネや機能及びアース・ドレイン域略を形成するための下乗車構業機を投棄を記した形成 イン域略を形成するための下乗車構業機を投棄を記した形成 分とするガタ中で拠処費する工程と、(つ)この平等機 機能以下するが一般である。

[0 01 4] 東に、本発明のMOS型トランジスタの作 転対策の第2の懸線は、上陸の第2の目的を達成するた めた、(イ)トランズタのテナネの情域変ぴワース・ ドレイン環象を形成するための半線体環接を絶難延転上 ドルイン環象を形成するための半線体環接を発達を 域及ガリース・ドレイン環象を形成するこれをと、(ハ) この半導体機能と変量及び水溝を投分とするガスキで熱 処理する工場、から遅る。

[0015] 本発明のMS型トランジスタの作製方法 の第1又は第2の態様においては、前記ガスは、NH、 であることが認ましい。また、前記(イ)の工程の後で あって(ロ)の工程の前に、絶縁基板上に形成された半 導体障膜を所定の形状にパターニングする工程を含ませ ることができる。

【0016】半導体薄膜は、多結晶シリコンあるいは非 結晶シリコンから成る。熱処理は、480~1050° C、5~10秒の条件で行うことが望ましい。 【0017】MOS型トランジスタとして、液晶表示数 艦の幽素駆動素子若しくは周辺素子又は負債素子型のS RAM、あるいは所謂MOSトランジスタを例示するこ とができる。

[0018]

【作用】水素を含んだ半導体薄板に活性化アニール処理 等を施したとき半導体帯膜から水素が脱離する理由とし て、ショコン中の水素が低温においても大きな散性級 を有していること、活性化アニールにおける雰囲気中の 水素濃度がジョン中の水素造度よりも低いことが挙げ られる。

【0019】一方、室化シリコン中の水薬の拡散係数は シリコン中の水素の拡散係数よりも小さいことが知られ

【0020】 本発物の平線保護総の形成方法からいはM ○医性ラシングスの作権が別法に対して、平場体験 を置業及び水準を成分とするガス中で製処理する。その 総数、平等体機器後突要加工協定体的が放され、更に は、影処理性に用いられるガスから水ま中半線体験は (構造され、しかも、シジョン中の水素酸及より、危険処理 中の変態をの水素を関係を可能が、なれたよって、平等 体帯機能から水素の脱煙を催めて効果的に物質すること おできる。

[0021]

【実施例】以下、図面を参照して、本発明を実施例に基 づき説明する。尚、図面は、半導体障膜の形成工程及び MOS型トランジスタの作製方法を説明するための模式 的な一部影響図である。

町は一部向面図に切られ [0022] (実施別ー1) 実施別ー1は、本発明の半 塔体薄膜の形成方法、及びMOS型トランジスタの作製 方法の第1の影響を、トップゲート型 p型速度トランジ スタの製造に適用した例である。以下、図1を参照して 実施別ー1を影射する。

[0023] [工程-100] 先寸、石英から広を総数 基板100上に全面に、非品質シリコンあるいは多結晶 シリコンから成り厚さ約40mmの半導体薬薬(12を従来のCVD法で地積させる(図1の(A)参照)。尚、この半導体薬験12に、後の工量でチャネル領域及びソース・ドレイの雑念が形成される。

【0024】 [工程-110] 次に、フォトリソグラフィ技術及び気相エッチング技術によって、半専体薄膜1 2をパターニングして、所定の形状とする(図1の

(B)参照)。 【0025】 [工程-120] 次いで、半導体解膜12

を窒素及び水素を成分とするガス (例えばNH,ガス) 中で熟処理する。熟処理の条件を、例えば以下のとおり とすることができる。 NH,滋養 : 1~3リットル/分

温度 : 480~1050°C

時間 : 10秒

[0026] [工程-130] その後、平導体無勝12 の上に厚さ30 nmのSi Dから成ろゲート輸化機1 らを増減させ、更に、ゲート酸化機150 たの上に非急震シ リコン層又は参結品シリコン層と10 nm地積さセ フォトリングラフィ法及び駅料エッチング際にとって、 非品質シリコン層又は参結品シリコン層をパターニング して、ゲート機性18を形成する(図10 (D)参

照)。 【0027】 [工程-140] そして、レジストマスク を利用して、イオン注入を行い、半導体解頭12にソー ス・ドレイン領域20を形成する。イオン注入の条件 を、何えば以下のとおりとすることができる。

を、例えば以下のとおりとすることが イオン種 ! Bイオン

注入エネルギー: 10 keV ドーズ量 : 3×10 / cm

あるいは、 イオン種 BF₂イオン

注入エネルギー: 35 keV ドーズ量 : 3×10 cm これによって、チャネル領域も形成される。

[0028] [工程-150]次に、例えば、電気炉を 用いてソース・ドレイン領域20の活性化アニールを行 う。活性化アニールの条件を、例えば、

温度:900°C

とすることができる。あるいは又、RTA (Rapid Ther mal Annealing) 法にて、1100°C×10秒程度の 活性化アニールとすることもできる。

【0029】半導体薄膜12の側面を含む表面には変化 シリコン膜14が形成されているので、活性化アニール によって、半導体薄膜12中から水素が脱離することを 効果的に抑制することをできる。

[0030] [工程-160] その後、層間能縁届22 としてSi,N層を100nm、PSG層を150-2 00nm金配に準備させ、層間能録看22に関口部をR IE法にて形成し、かかる関口部及び層間能曝看22上 に金属配線材料をスパック差で形成し、次いで、金属配 解析数をパターニングして解析配名24を形成する「図1 の(E)参照)。こうして、トップゲート型薄膜p型ト ランジスタから成るMOS型トランジスタを完成させ る。尚、図1の(E)において、窒化シリコン膜14の 図示を省略した。

【0031】(実施例-2)実施例-2は、本発明の半 郷体測額の形成方法、及びMOS型トランジスタの作製 方法の第2の整項を、ボトムゲート型り型解版トランジ スタの製造に適用した例である。以下、閏2及び図3を 参照して実施例-2を説明する。

100321 [工地-200] 兼藤延原10上に、非様 体審製を形成する。そのために、表す、不変から成る後 練展達100上に、従来の方性に基づき、非晶質シリコ ン類文は多晶高シリコン間を埋着100m間報でせ、 フォトリングライと観測文が展出・デング支限によっ でゲート機能18を形成する。次に、全面に510点 の成分ケー格性別16と、湿密の方法にて、厚330 の加加が結合せる。こうして、図20 (A) に様式的な一 総額銀行をデオを受けるそのである。

[0033] [工程-210] 次いで、ケート酸化模1 6 (酸化類) を重素及び水素を成分とするガス (例えば NH₃ガス) 中で予補熱処理する (図2の (B) 参 網) 、予備物処理の条件を、例えば以下のとおりとする

ことができる。

NH,流量 : 1~3リットル/分 温度 : 480~1050°C

時間: 10秒 これによって、絵化版の表面に変化シリコン版14Aが 形成され、後の工程において、半導体落痕を熱処理した とき、熱化版を介して水素が半導体薄度から脱離するこ とを効果的に抽刺し得る。

【0034】 [工程−220] 次に、全面に外起償シリコンあらい社多格益シリコンから成る半衛外務務12 た。従来のくりひ臣で増殖させる (限2の (で) 参 限) 、学科が満直12の原モを、例えば40 nm とす あ、後、この半環外事業12に、後の工程でサイネル領 域及びジース・ドレイン領域が形成される。

【0035】 [工程-230] 次に、フォトリソグラフィ技能及び気相エッチング技術によって、半導体薄膜1 2をパターニングして、所定の形状とする(図2の(D) 参照)。

10036] [工程-240] そして、レジストマスク を利用して、イオン注入を行い、半導体薄膜12にソー ス・ドレイン領域20を形成し、併せて、チャネル領域 も形成する。イオン注入の条件を、実施例-1と同様の 条件とすることができる。

[0037] [工程-250]次いで、半導体構動12 を重素及び水素を成分とするガス(例えばNH,ガス) 中で熱処理する。熱処理の条件を、例えば以下のとおり とすることができる。尚、この熱処理は、ソース・ドレ イン雑載の話性化アニールを兼ねている。 NH₁流量 : 1~3リットル/分 温度 : 480~1050°C

時間: 10秒 これによって、機能を含めた甲稿件業別12の表面に選 化シリコン間14が研究される (関3の (人) 参問)。 この工程において、実験が甲稿を練り12中に含まれる。 も、即ち、所限末素ドーセングが行われ、これによっ も、即ち、原理水ボーボングが行われ、これによっ ち、しかも、型ビシリコン原14が形成されるので、ソ コンエンドインを14が配合されるので、シース・ドレイン機能が全性ケールを必要なたこの形態 選上おいて、シリコン原子からの木業房での概能を効果 かに触り上巻も、

[0038]また、半導体薄膜12の側面にも催化シリ コン版14が形成されるので、この熱処理によって、半 導体薄膜12の側面から水溝が脱離することを効果的に 物制することをがまる。

[0039] [工程-280] その後、陽間絶縁層22 を形成し、更に、配除層24を形成する(図3の(B) 参照)。こうして、トップゲート短期間>型トランジス タから成るMOS型トランジスタを完成させる。 供、図 3の(B) において、変化版14、14Aの巡示を省略 した。

【00 40 以上、北朝56号といる独和に基づき返 明したが、本理明によれるの実施的に額定されるもので はない、実施的で原列した各種で数据、条件、トランジ スタの開始がは何でんちり、直直変更することができ が、ジョンン議定と多10点もの記録に既の協か合か よみないはガランを展しまり、10点に設修に取り組み合か ンジスタやキャパンタ等の妻子生態は上に、そったに 51、K、510、F 50年中の関係態態を形成し、

を形成してもよい。 (300名) 更に、実施町-1及び実施町-2では、非 高度シリコンあらいは多粒品シリコンの地側によって半 等体質を形成したが、非発質シリコン間を把握差板上 に維持させた後さ50-800° の個質で0.5~2 の時間の熱処理を行う回相は長掛によって適品粒を収扱 させて、参拝品シリコンから成る半導体物質を形成する こともできる。

ドーズ量 : 1×10 / cm イオン戦 : Si

【0045】聚に、発展型シリコン圏中ド部局がの数異 の程となる核を形成し、かから極から熱急をを密制成及 能により成果とせることもできる。例えば、図4の (A)に来すように、多結路シリコン層30を形成した 後、シリコンイネンを長下・工業にイオンは入し、 の後かから多基品シリコン層30上にレジストマスタ3 2を形成する。そして、図40(B)にデオトスタス ジストマスタ32で接廣されていない多様語シリコン層

を表下ーズ型にてイオン地入する。これによって、レジ ストマスや物産をおいてかい多品とション組を外着 繋でする。図4の(C) 参照)、この探験を図4の (C) では34で示す。そして、レジストマスタで製版 たにより多品産シジョンがものを称と解して、国帯成を たにより多品産シジョンがものである事情が現をや成すす る。あるいは、図5にデオまうに、外海度ツリコン海3 のの上にリングラフィー技術を用いて選択性マスタ3を 多形成し、からの変更性マスタ3を用いて、非常安、 リコン海3のにエキシマレーザ光を限制して核3のを形 ポオストシも可能すかる。

【0046】MOS型ドランジスタとして、トップゲー 松型気がボトルゲー 原理構造 原サンジスタスが、 も、トップゲート部構造 原型 ドランジスタ、ボトルゲー ト空構造 回路・ランジスタ等と計ですることができる。 主た、例えば、チャネル領域の上下にゲート電磁を形成 ルた所資XMO3型ドランジスタにも本現的や場外薄 原の成果が近後再介することができる。そして、これも のトランジスタと、成進表が乗すの場面を維持すた場別 質子として、あいいは表質素子型SRAMの負責率子と して用いることができる。

【裏明の漁集】本差明の半導体票額の形成方法によれ ば、半導体運動を重要及び水素を成分とするカス中で熱 処理する。これたこの、十等体原理や北溝を埋みてきる。 きる。併せて、半導体運動を施設すること ができ、しかも熱処態の雰囲気は水裏リッチであるた た。十等体系機能からの水素の短機を発来が、抑制すること とができる。また、半発明のMO3型トラングタタの作 数方法によれば、ソース・ドレイン機能の配性化アニー ルの温度を高くすることが可能となり、トランジスタの 動作速度、立ち上がり特性、リーク電気特性の向上を配 ることができる。また、未来明の特別方法に基づる SAMの負荷業子を作製した場合、低荷野電源を速度で き、しかも前の最特性が向上に、漢子の信頼性を嵌める ことができる。

【図面の簡単な説明】

【図1】実施例-1の工程を説明するためのトランジス

タ妻子の模式的な一部断面図である。 【図2】実施例-2の工程を説明するためのトランジス タ妻子の模式的な一部断面図である。

【図3】図2に引き続き、実施例-2の工程を説明する

【図4】半導体薄膜の形成方法の一例を説明するための 図である。

図である。 【図5】図4とは別の半導体薄膜の形成方法の一例を説 明するための図である。

(符号の説明] 10 絶縁基板

12 半導体薄膜

1.4 変化シリコン膜 1.6 ゲート酸化罐

18 ゲート賞報

20 ソース・ドレイン領域

20 ソース・ドレイン演 22 展開絶縁層

